首页> 中国专利> 基于FPGA和DDR3 SDRAM的可配置图像数据缓存系统

基于FPGA和DDR3 SDRAM的可配置图像数据缓存系统

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明公开了一种基于FPGA和DDR3SDRAM的可配置图像数据缓存系统，包括外部存储模块、存储控制模块、第一缓存模块、第二缓存模块以及缓存控制模块，视频图像数据和时钟信号从缓存控制模块写入到第一缓存模块进行第一级缓存；存储控制模块再控制从第一缓存模块读取数据储存到外部存储模块；然后存储控制模块控制从外部存储模块读出储存的数据，写入到第二缓存模块进行第二级缓存；接着，缓存控制模块控制从第二缓存模块读取出数据到缓存控制模块，缓存控制模块将图像数据进行调整并产生对应的读有效信号，将这些配置数据输出给外界。本发明可以缓存更大的数据传输，达到数据传输的实时性、稳定性的效果；封装后的系统只有少许的端口，配置更加便捷。

著录项

公开/公告号CN110569204A

专利类型发明专利
公开/公告日2019-12-13

原文格式PDF
申请/专利权人广东工业大学;
展开▼

申请/专利号CN201910666661.0
发明设计人黄宏敏;熊晓明;胡恩;张明森;
展开▼

申请日2019-07-23
分类号
代理机构广东广信君达律师事务所;
代理人杨晓松
地址 510062 广东省广州市大学城外环西路100号
入库时间 2024-02-19 16:20:36

法律信息

法律状态公告日

法律状态信息

法律状态
2020-01-07

实质审查的生效 IPC(主分类):G06F12/0875 申请日:20190723

实质审查的生效
2019-12-13

公开

公开

相似文献

专利
中文文献
外文文献

1. 基于FPGA和DDR3 SDRAM的可配置图像数据缓存系统 [P] . 中国专利： CN110569204A . 2019-12-13
2. 一种基于FPGA的DDR3分组读写方法 [P] . 中国专利： CN112685358A . 2021-04-20
3. Read-leveling implementations for DDR3 applications on an FPGA [P] . 美国专利： US7990786B2 . 2011-08-02

机译： FPGA上DDR3应用的读取均衡实现
4. READ-LEVELING IMPLEMENTATIONS FOR DDR3 APPLICATIONS ON AN FPGA [P] . 美国专利： US2009296503A1 . 2009-12-03

机译： FPGA上DDR3应用的读取级别实现
5. Read-leveling implementations for DDR3 applications on an FPGA [P] . 美国专利： US7593273B2 . 2009-09-22

机译： FPGA上DDR3应用的读取均衡实现